This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

HETERO-EPITAXIAL GROWTH METHOD

Patent Number:

JP6177046

Publication date:

1994-()6-24

Inventor(s):

OKUBO SATOSHI; others: 03

Applicant(s)::

FUJITSU LTD

Requested Patent:

III <u>JP6177046</u>

Application

Number:

JP19930083913 19930319

Priority Number(s):

IPC Classification:

H01L21/205

EC Classification:

Equivalents:

Abstract

PURPOSE: To reduce a surface pit of a compound semiconductor hetero-epitaxial layer, upgrade the evenness of the layer and reduce carrier concentration in terms of a hetero-epitaxial layer growth method for GaAs or the like on a silicon substrate.

CONSTITUTION:A natural oxide film on a silicon substrate is removed and a compound semiconductor low temperature growth layer 2 required to generate a growth core is formed thereon. Then, a first compound semiconductor epitaxial layer 3 is formed at a temperature of 600 deg.C or higher but less than 700 deg.C. A second compound semiconductor epitaxial layer 4, which minimizes the number of pits is formed thereon at a temperature of 700 deg.C or higher where a third compound semiconductor epitaxial layer 5 whose carrier concentration is low, is formed at a temperature lower than 700 deg.C. V/III ratio. annealing temperature, annealing atmosphere and raw material gas of Ga or the like are optimized during the formation of each compound semiconductor epitaxial layer, which makes it possible to reduce the number of pits and enhance the evenness of the surface.

Data supplied from the esp@cenet database - 12

(12) 公開特許公報 (A)

(11)特許出顧公開番号 1.20 1.20 1.20

特開平6-177046

(43)公開日 平成6年(1994)6月24日

(51) Int CL.5

識別記号

庁内整理番号

FI

技術表示箇所

H 0 1 L 21/205

H 0 1 L 21/20

9171-4M

審査請求 未請求 請求項の数22(全 21 頁)

(21)出願番号

特顧平5-83913

(22)出願日

平成5年(1993)3月19日

(31)優先権主張番号 特顧平4-168257

(32)優先日

平4(1992)6月4日

(33)優先権主張国

日本(JP)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 大久保 聡

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 高木 欧光

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 高井 一章

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)

最終頁に続く

(54)【発明の名称】 ヘテロエピタキシャル成長方法

(57)【要約】

【目的】 Si基板の上にGaAs等の化合物半導体へ テロエピタキシャル層を成長する方法に関し、この化合 物半導体エピタキシャル層の表面のピットを低減し、平 坦性を改善し、キャリア濃度を低減する。

【構成】 Si基板1の表面の自然酸化膜を除去し、そ の上に成長核を生成するための化合物半導体低温成長層 2を形成し、その上に600℃以上700℃未満の温度 で第1の化合物半導体エピタキシャル層3を形成し、そ の上に700℃以上の温度でピット数が少ない第2の化 合物半導体エピタキシャル層4を形成し、その上に70 ○℃未満の温度でキャリア濃度が低い第3の化合物半導 体エピタキシャル層5を形成する。また、各化合物半導 体エピタキシャル層を形成する際のV/III比、アニ ール温度、アニール雰囲気、Gaの原料ガス等を最適化 することによってさらにピット数を少なくし、平坦性を 改善することができる。

第1実施例によって成長した GaAsヘテロエピタキシャル層の構成説明図

5 第3の化合物半導体ニピタキシャル層

4 第2の化合物半導体エピタキシャル層

3 第1の化合物半導体エピタキシャル層

2 化合物半導体低温成長層

1 Si基板

【特許請求の範囲】

【請求項1】 IV族基板上に化合物半導体エピタキシ ャル層を形成するヘテロエピタキシャル成長方法におい て、IV族基板上に化合物半導体低温成長層を形成した 後に昇温して第1の化合物半導体エピタキシャル層を形 成し、次いでさらに昇温して第2の化合物半導体エピタ キシャル層を形成し、次いで降温して第3の化合物半導 体エピタキシャル層を形成することを特徴とするヘテロ エピタキシャル成長方法。

【請求項2】 第1の化合物半導体エピタキシャル層 を、600℃以上700℃未満で形成し、第2の化合物 半導体エピタキシャル層を700℃以上で形成し、第3 の化合物半導体エピタキシャル層を700℃未満で形成 することを特徴とする請求項1に記哉されたヘテロエピ タキシャル成長方法。

【請求項3】 第1の化合物半導体エピタキシャル層を 形成する場合のV/III比を、第2の化合物半導体工 ピタキシャル層を形成する場合のV/III比より低く することを特徴とする請求項1または請求項2に記載さ れたヘテロエピタキシャル成長方法。

【請求項4】 第1の化合物半導体エピタキシャル層の 成長中のV/III比および第2の化合物半導体エピタ キシャル層を成長する場合のV/III比を、第3の化 合物半導体エピタキシャル層を形成する場合のV/II I 比よりも低くすることを特徴とするヘテロエピタキシ ャル成長方法。

【請求項5】 第1の化合物半導体エピタキシャル層を 形成する場合のV/III比および第2の化合物半導体 エピタキシャル層を形成する場合のV/III比を20 以下にすることを特徴とする請求項4に記載されたヘテ 30 ロエピタキシャル成長方法。

【請求項6】 IV族基板上に化合物半導体エピタキシ ャル層を形成するヘテロエピタキシャル成長方法におい て、IV族基板上に化合物半導体低温成長層を形成した 後に昇温して第1の化合物半導体エピタキシャル層を形 成し、第1の化合物半導体エピタキシャル層を、反応管 内圧力76Torr、V族原料ガス分圧0.35Tor rの点Aと、反応管内圧力760Torr、V族原料ガ ス分圧O. GTorrの点Bと、反応管内圧力760T orr、V族原料ガス分圧5.7Torrの点Cと、反 の 応管内圧力76Torr、V族原料ガス分圧1.3To r r の点Dとで囲まれる領域の条件でアニールして、第 1の化合物半導体エピタキシャル層の結晶性および表面 平坦性を改善することを特徴とするヘテロエピタキシャ ル成長方法。

【請求項7】 化合物半導体エピタキシャル層を成長す る工程における反応管内圧力を110Torr以下とす ることを特徴とする請求項6に記載されたヘテロエピタ キシャル成長方法。

【請求項8】

ャル層を形成するヘテロエピタキシャル成長方法において て、IV族基板上に化合物半導体低温成長層を成長し、 その上に第1の化合物半導体エピタキシャル層をトリニ テルガリウムを原料として化合物半導体低温成長層を成 長する場合の温度よりも髙温で成長し、その上に第1の 化合物半導体エピタキシャル層を成長する場合の温度よ り高温で第2の化合物半導体エピタキシャル層を成長す ることを特徴とするヘテロエピタキシャル成長方法。

【請求項9】 化合物半導体低温成長層および第2の化 10 合物半導体エピタキシャル層の成長をトリメチルガリウ ムを用いて行うことを特徴とする請求項8に記載された ヘテロエピタキシャル成長方法。

【請求項10】 第1の化合物半導体薄エピタキシャル 層を成長する場合の温度を490~580℃とすること を特徴とする請求項8または請求項9に記載されたヘテ ロエピタキシャル成長方法。

【請求項11】 IV族基板上に化合物半導体エピタキ シャル層を形成するヘテロエピタキシャル成長方法にお いて、IV族基板上にまず化合物半導体低温成長層を成 20 長し、次に化合物半導体エピタキシャル層を成長した後 に化合物半導体エピタキシャル層に研磨を加えて平坦化 し、次いで化合物半導体エピタキシャル層を成長する場 合の温度よりも高い温度でアニールを行い、その上に、 アニール温度よりも低い温度で化合物半導体エピタキシ ャル層を成長することを特徴とするヘテロエピタキシャ ル成長方法。

【請求項12】 化合物半導体エピタキシャル層を研磨 した後のアニール温度を800℃以上にすることを特徴 とする請求項11に記載されたヘテロエピタキシャル成 長方法。

【請求項13】 化合物半導体エピタキシャル層を研磨 した後のアニールをV族原料ガス雰囲気中で行うことを 特徴とする請求項11または請求項12に記載されたへ テロエピタキシャル成長方法。

【請求項14】 (100) から [011] 方向へ傾斜 したIV族基板上に化合物半導体エピタキシャル層を形 成するヘテロエピタキシャル成長方法において、IV族 基板の加熱による自然酸化膜の除去をV族原料含有雰囲 気中で875℃以下で行い、IV族基板上に化合物半導 体低温成長層を形成した後に昇温して化合物半導体エピ タキシャル層を形成する工程を有し、さらに化合物半導 体エピタキシャル層の成長中、あるいは、成長後のアニ ールをIV族基板の自然致化膜を除去する工程以下の温 度で行うことを特徴とするヘテロエピタキシャル成長方

【請求項15】 IV族基板上に化合物半導体エピタキ シャル層を形成するヘテロエピタキシャル成長方法にお いて、化合物半導体エピタキシャル層の成長を開始する 前に反応管および反応管内の部品を酸素を含む雰囲気中 IV族基板上に化合物半導体エピタキシ 50 でアニールすることを特徴とするヘテロエピタキシャル

成長方法。

【請求項16】 IV族基板がSi基板であることを特 徴とする請求項1から請求項3まで、請求項6から請求 項15までのいずれか1項に記載されたヘテロエピタキ シャル成長方法。

【請求項17】 V族原料がV族ハイドライド系である ことを特徴とする請求項6、請求項13、請求項14の いずれか1項に記載されたヘテロエピタキシャル成長方 洼。

【請求項18】 V族原料がV族ハライド系であること 10 を特徴とする請求項6、請求項13および請求項14の いずれか1項に記載されたヘテロエピタキシャル成長方

【請求項19】 V族原料が有機物であることを特徴と する請求項6、請求項13および請求項14のいずれか 1項に記載されたヘテロエピタキシャル成長方法。

【請求項20】 V族原料が固体砒素蒸気であることを 特徴とする請求項6、請求項13および請求項14のい ずれか1項に記載されたヘテロエピタキシャル成長方 法。

【請求項21】 化合物半導体がGaAs, AlAs, InAs, GaP, AlP, InPおよびこれらの混晶 であることを特徴とする請求項1から請求項15までの いずれか1項に記載されたヘテロエピタキシャル成長方 Ė

【請求項22】 化合物半導体エピタキシャル層の成長 法として、MOCVD、MBEまたはこれらの類似の方 法を用いることを特徴とする請求項1から請求項15ま でのいずれか1項に記載されたヘテロエピタキシャル成 長方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、Si基板上にGaAs 等の化合物半導体エピタキシャル層を成長する方法に関 する。近年、衛星通信、移動通信技術等の高度化が進 み、低雑音高周波増幅器としてGaAs等の化合物半導 体を用いたHEMT等の半導体装置の需要が高まり、そ の生産性を向上するため大口径のG a A s 基板の開発が 要求されている。

【0002】しかし、GaAs等の化合物半導体は、 遺 40 程を採用した。 械的に脆弱であるため製造工程中に割れやすく、また、 大口径の単結晶を緊進することが困難である。そこで、 機械的に強く、大口径の結晶を製造し易いSi基板の上 に化合物半導体層を成長し、これを化合物半導体基板と して用いる方法が開発されている。

[0003]

【従来の技術】従来から知られているSi基板上にGa As等の化合物半導体エピタキシャル層を成長する方法 においては、Si基板を加熱してSi基板の表面上に形

Cの低温でアモルファス状の低温成長層(成長核形成 ____ 層、成長初期層とも称されている)を形成し、625~ 750℃に昇温して、その温度で化合物半導体エピタキ シャル層を成長する二段階成長法(二温度成長法とも称 されている)が採用されている。

4

[0004]

【発明が解決しようとする課題】しかしながら、上記従 来の二段階成長法によると、化合物半導体エピタキシャ ル層の表面に多数のピットが発生し、かつ、その表面の 凹凸が大きいため表面平坦性が悪く、また、高温で成長 を行うとピットは低減するが、キャリア濃度が上昇する という問題があった。本発明は、化合物半導体エピタキ シャル層の表面のピットを低減し、平坦性を向上し、キ ャリア温度を低減する、ヘテロエピタキシャル成長方法 を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明にかかるヘテロエ ピタキシャル成長方法においては、Si基板等のIV族 基板上に化合物半導体エピタキシャル層を形成するヘテ 20 ロエピタキシャル成長において、このIV族基板上に化 合物半導体低温成長層を形成した後に昇温して第1の化 合物半導体エピタキシャル層を形成し、次いでさらに昇 温して第2の化合物半導体エピタキシャル層を形成し、 次いで降温して第3の化合物半導体エピタキシャル層を 形成する工程を採用した。

【0006】この場合、第1の化合物半導体エピタキシ ャル層を、600℃以上700℃未満で形成し、第2の 化合物半導体エピタキシャル層を700℃以上で形成 し、第3の化合物半導体エピタキシャル層を700℃未 30 満で形成することができる。

【0007】またこの場合、第1の化合物半導体エピタ キシャル層を形成する場合のV/III比を、第2の化 合物半導体エピタキシャル層を形成する場合のV/II I比より低くすることができる。

【0008】またこの場合、第1の化合物半導体エピタ キシャル層の成長中のV/III比および第2の化合物 半導体エピタキシャル層を成長する場合のV/III比 を、第3の化合物半導体エピタキシャル層を形成する場 合のV/III比よりも低く、例えば20以下にする工

【0009】また、Si基板等のIV族基板上に化合物 半導体エピタキシャル層を形成するヘテロエピタキシャ ル成長方法において、このIV族基板上に化合物半導体 低温成長層を形成した後に昇温して第1の化合物半導体 エピタキシャル層を形成し、第1の化合物半導体エピタ キシャル層を、反応管内圧力76Torr、V族原料ガ ス分圧0.35Torrの点Aと、反応管内圧力760 Torr、V族原料ガス分圧O. 6Torrの点Bと、 反応管内圧力760Torr、V族原料ガス分圧5.7 成されている自然後化膜を除去した後、400~450 50 Torrの点Cと、反応管内圧力76Torr、V族原

e en anda a final de la companya de

できる。

料ガス分圧1.3Torrの点Dとで囲まれる領域の条件でアニールして、第1の化合物半導体エピタキシャル層の結晶性および表面平坦性を改善する工程を採用した。

【0010】また、Si基板等のIV族基板上に化合物 半導体エピタキシャル層を形成するヘテロエピタキシャ ル成長方法において、このIV族基板上に化合物半導体 低温成長層を成長し、その上に第1の化合物半導体工ピタキシャル層をトリエチルガリウムを原料として化合物 半導体低温成長層を成長する場合の温度よりも高温で成 10 長し、その上に第1の化合物半導体エピタキシャル層を 成長する場合の温度より高温で第2の化合物半導体エピタキシャル層を 成長する場合の温度より高温で第2の化合物半導体エピタキシャル層を 成長する場合の温度より高温で第2の化合物半導体エピタキシャル層を の表し、その上に第1の化合物半導体エピタキシャル層を

【0011】また、Si基板等のIV族基板上に化合物 半導体エピタキシャル層を形成するヘテロエピタキシャ ル成長方法において、このIV族基板上にまず化合物半 導体低温成長層を成長し、次に化合物半導体エピタキシャル層を成長した後に化合物半導体エピタキシャル層に 研磨を加えて平坦化し、次いで化合物半導体エピタキシャル層に 研磨を成長する場合の温度よりも高い温度でアニール を行い、その上にアニール温度よりも低い温度で化合物 半導体エピタキシャル層を成長する工程を採用した。

【0012】また、(100)から[011]方向へ傾斜したSi基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板の加熱による自然酸化膜の除去をV族元素含有雰囲気中で875℃以下で行い、このIV族基板上に化合物半導体低温成長層を形成した後に昇温して化合物半導体エピタキシャル層を形成する工程を有し、さらに化合物半導体エピタキシャル層の成長中、あるいは成長後のアニールをSi基板の自然酸化膜を除去する工程以下の温度で行う工程を採用した。

【0013】また、Si基板等のIV族基板上に化合物 半導体エピタキシャル層を形成するヘテロエピタキシャ ル成長方法において、化合物半導体エピタキシャル層の 成長を開始する前に反応管および反応管内の部品を酸素 を含む雰囲気中でアニールする工程を採用した。

[0014]

【作用】本発明のように、化合物半導体低温成長船の形成後に比較的低温で第1の化合物エピタキシャル層を形 40 成すると、化合物半導体の成長核が集中して塊状に成長する、いわゆるコアレッセンスを抑制することができ、第1の化合物半導体エピタキシャル層の形成温度より高い温度で第2の化合物半導体エピタキシャル層を形成することによりピットを抑制し、平坦性を改善することが可能になる。

【0015】また、第2の化合物半導体エピタキシャル 層を高温で形成するとキャリア温度が上昇するが、その 上に温度を下げて第3の化合物半導体エピタキシャル層 を形成すると、この層のキャリア温度を抑制することが 50 【0016】また、第1の化合物半導体エピタギシャル 層を形成する場合のV/III比を、第2の化合物半導体エピタギシャル層を形成する場合のV/III比より 低くすると、その原因は現在のところ解明されていないが、ヒット数が減少する。

6

【0017】また、Si基板等のIV族基板上に化合物 半導体低温成長層を形成した後に昇温して第1の化合物 半導体工ビタキシャル層を形成し、第1の化合物半導体 エビタキシャル層を、反応管内圧力76Torr、V族原料ガス分圧0.35Torrの点Aと、反応管内圧力760Torr、V族原料ガス分圧0.6Torrの点 Bと、反応管内圧力760Torr、V族原料ガス分圧5.7Torrの点Cと、反応管内圧力76Torr、V族原料ガス分圧1.3Torrの点Dとで囲まれる領域の条件でアニールすると、第1の化合物半導体エビタキシャル層の結晶性および表面平坦性を改善することができる。

【0018】また、Si基板等のIV族基板上に化合物 半導体低温成長層を成長し、その上に第1の化合物半導 体エピタキシャル層を、トリエチルガリウムを原料とし て化合物半導体低温成長層を成長する場合の温度よりも 高温で成長すると、化合物半導体低温成長層の粗れを低 減することができる。

【0019】また、Si基板等のIV族基板上に化合物 半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板の上にまず化合物 低温成長層を成長し、続いて化合物半導体エピタキシャル層を成長した後に化合物半導体エピタキシャル層に研 圏を加えて平坦化し、次いで化合物半導体エピタキシャル層を成長する温度よりも高い温度、例えば8000以上でアニールを行い、その上にアニール温度よりも低い 温度で化合物半導体エピタキシャル層を成長するとピット密度を低減することができる。

【0020】また、(100)から[011]方向へ傾斜したSi基板等のIV族基板上に化合物半導体エピタキシャル層を形成するヘテロエピタキシャル成長方法において、このIV族基板の加熱による自然酸化膜の除去をV族元素含有雰囲気中で875℃以下で行い、このIV族基板の上に化合物半導体低温成長層を形成後に昇温して化合物半導体エピタキシャル層形成する工程を有し、さらに化合物半導体結晶エピタキシャル層の成長中、あるいは成長後のアニールを、このIV族基板の自然酸化膜を除去する工程以下の温度で行うと、化合物半導体結晶エピタキシャル層の平坦性と結晶性を改善することができる。

【0021】また、化合物半導体層の成長を開始する前に反応管および反応管内の部品を酸素を含む雰囲気中でアニールすると、GaAs成分がチャンバー内壁に堆積し、成長層上に落下して汚染するのを防ぐことができ

7

る.

[0022]

【実施例】以下、本発明の実施例を説明する。

(第1実施例)図1は、第1実施例によって成長したG a A s ヘテロエピタキシャル層の構成説明図である。この図において、1はSi基板、2は化合物半導体低温成長層、3は第1の化合物半導体エピタキシャル層、4は第2の化合物半導体エピタキシャル層、5は第3の化合物半導体エピタキシャル層である。

【0023】第1実施例によって形成されたGaAsへ 10 テロエビタキシャル層はこの図に示されているように、Si基板1の上に、GaAsからなる化合物半導体低温成長層2が形成され、その上にMOCVD(metal organic chemical vapor de position)によってGaAsからなる第1の化合物半導体エピタキシャル層3、GaAsからなる第2の化合物半導体エピタキシャル層4、GaAsからなる第3の化合物半導体エピタキシャル層5が形成されている。この図に示されるGaAsへテロエピタキシャル層は下記の成長方法によって形成される。 20

【0024】図2は、第1実施例のGaAsヘテロエピタキシャル成長方法の成長温度プロファイルである。この成長温度プロファイルを参照して、この実施例のGaAsヘテロエピタキシャル成長方法を説明する。

【0025】第1段階(図2中のイ参照)

Si基板1を還元性雰囲気中で1000℃で約10分間 熱処理して、自然強化膜を除去する。

【0026】第2段階(図2中の口参照)

Si基板1の上に、350~500℃の温度で、5分間 MOCVD することによって成長核を形成する厚さ10 300ÅのGaAsからなる化合物半導体低温成長層2を成長する。

【0027】第3段階(図2中のハ参照)

その上に、600℃以上700℃未満に昇温して約10分間MOCVDすることによって、厚さ0.5μmのGaAsからなる第1の化合物半導体エピタキシャル層3を成長する。 この温度範囲において成長することによって、コアレッセンスを抑制して平坦性を改善することができる。

【0028】第4段階(図2中の二参照) その上に、700℃以上に昇温して、約40分間MOC VDすることによって厚さ2.0μmのGaAsからなる第2の化合物半導体エピタキシャル層4を成長する。 GaAsからなる第2の化合物半導体エピタキシャル層を700℃以上で形成すると、ピットを低減することが

【0029】第5段階(図2中のホ参照) その上に、700℃未満に降温して、約10分間MOC VDすることによって厚さ0. 5μmのGaAsからな 【0030】図3は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の顕微鏡写真で

- (A) は従来のMOCVDによって成長した場合の、
- (B) は第1実施例成長方法によって成長した場合の表面を示している。これらの写真は、原子間力顕微鏡(AFM)写真である。図3(A)は従来のMOCVDによって成長したGaAs層の表面を示し、20個のピットが観察される。また、図3(B)は、本発明の成長方法によるGaAs層の表面を示し、僅かに4個のピットが観察されるだけである。

【0031】図4は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面のピット数の比較図である。この図の横軸は、従来の二段階成長法(成長温度650℃と700℃)と第1実施例による四段階成長法によって成長したGaAsエピタキシャル層を示し、縦軸はそれらの表面のピット数を示している。

【0032】この比較図に示されているように、従来の 二段階成長法においては、成長温度が650℃の場合は ビット数が最も多く、成長温度が700℃の場合は大き 20 く減少し、本発明の四段階成長法によるとピット数が数 分の1に減少していることが観察される。

【0033】図5は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の平坦性の比較図である。この図の横軸は、従来の二段階成長法(成長温度650℃と700℃)と第1実施例による四段階成長法によって成長したGaAsエピタキシャル層を示し、縦軸はそれらの表面の平坦性を原子間力顕微鏡によって測定した凹凸の標準偏差値(nm)を示している。当然のことながら、標準偏差値が小さいほど表面の凹凸は小さく、平坦性はよいことを示している。

【0034】この比較図に示されているように、従来の二段階成長法においては、成長温度が650℃の場合は平坦性が悪く、成長温度が700℃の場合はやや改善され、本発明の四段階成長法によると平坦性が顕著に改善されていることがわかる。

【0035】図6は、第1実施例の成長方法によるGaAsエピタキシャル層の成長温度とピット数の関係図である。この図の横軸は第3の化合物半導体エピタキシャル層であるGaAsエピタキシャル層の成長温度を示し、縦軸はピット数を示している。この関係図によると、最上層のGaAsエピタキシャル層の成長温度を低くするほどピット数が減少し、特に、700℃未満でピット数が減少することが観察される。

【0036】上記の実施例においては、GaAsエピタキシャル層を成長する場合について説明したが、例えば、GaAs、AlAs、InAs、GaP、AlP、InPおよびこれらの混晶等、他の化合物半導体へテロエピタキシャル層の成長においても上記と同様の効果を要する。

る第3の化合物半導体エピタキシャル層5を成長する。 50 【0037】(第2実施例)上記の第1実施例の化合物

8

半導体のヘテロエピタキシャル成長方法においては、S i 基板 1 上への、G a A s からなる化合物半導体低温成 長層2、GaAsからなる第1の化合物半導体エピタキ シャル層3、GaAsからなる第2の化合物半導体エピ タキシャル暦4、GaAsからなる第3の化合物半導体 エピタキシャル層5は、すべて同じV/III比で成長 した(図1、図2参照)。

【0038】第1実施例のヘテロエピタキシャル成長方 法では、第1の化合物半導体エピタキシャル層3は、化 合物半導体低温成長層2のコアレッセンスを抑制して表 10 面粗れを低減することを目的として形成されるが、コア レッセンスの抑制が充分でないために表面粗れが残るこ とが分かった。また、第2の化合物半導体エピタキシャ ル層4はピットを低減するために成長する層であるが、 ピットを大幅に低減するには至っていないことも分かっ

【0039】図7は 第2実施例のGaAsヘテロエピ タキシャル成長方法の成長温度プロファイルである。こ の成長温度プロファイルを参照して、この実施例のG a Asヘテロエピタキシャル成長方法を説明する。なお、 Si基板1、GaAsからなる化合物半導体低温成長層 2、GaAsからなる第1の化合物半導体エピタキシャ ル層3、GaAsからなる第2の化合物半導体エピタキ シャル層4、GaAsからなる第3の化合物半導体エピ タキシャル層5は図1を参照する。

【0040】第1段階(図7中のイ参照)

Si基板1を還元性雰囲気中で1000℃で約10分間 加熱して表面に形成されている自然酸化膜を除去する。

【0041】第2段階(図7中の口参照)

次いで、Si基板の温度を350~500℃に降温し て、約5分間MOCVDすることによって成長核を形成 する厚さ100AのGaAsからなる化合物半導体低温 成長層2を成長する。

【0042】第3段階(図7中の八参照)

次いで、基板温度を600℃以上700℃未満に昇温 し、V/III比を13にして、約10分間MOCVD することによって厚さ0. 5μmのGaAsからなる第 1の化合物半導体エピタキシャル層3を成長する。

【0043】第4段階(図7中の二参照)

次いで、Si基板温度を700℃以上に昇温してV/I 40 II比を13に維持して約40分間MOCVDすること によって厚さ2、0μmの第2のGaAsからなる第2 の化合物半導体エピタキシャル暦4を成長する。

【0044】第5段階(図7中のホ参照)

最後にSi基板温度を700℃未満に降温し、V/II I比を27にして約10分間MOCVDすることによっ て、第3のGaAsからなる化合物半導体エピタキシャ ル唇5を成長する。

【0045】図8は、従来と第2実施例の成長方法によ

は表面凹凸標準偏差、(B) はピット密度を示してい る。この図に示されているように、この実施例のヘテロ エピタキシャル成長方法によると、GaAsからなる第 1の化合物半導体エピタキシャル層を成長する際のVVIII比を低くすることによって、GaAsからなる化 合物半導体低温成長層2のコアレッセンスが有効に抑制 されて、表面凹凸標準偏差は従来の二段階成長法に比較 して、3. 1 n m から2. 7 n m に低減している。ま た、GaAsからなる第2の化合物半導体エピタキシャ ル層4を成長する際のX/III比を低くすることによ って、ピット密度は、従来の二段階成長法に比較して5 $\times 10^{5}$ cm⁻²から3×10⁵ cm⁻²に低減している。 【0046】この実施例の化合物半導体ヘテロエピタキ シャル成長方法においては、Si基板上に化合物半導体 低温成長層を形成し、その上に第1の化合物半導体ニピ タキシャル層を成長する際のV/III比および第2の 化合物半導体エピタキシャル層を成長する際のV/II I 比を、第3の化合物半導体エピタキシャル層を成長中 する際のV/III比よりも低い値、特に20以下にす 20 ることによって、表面粗れとピット密度を低減する効果 を有している。

【0047】 (第3実施例) この実施例の化合物半導体 ヘテロエピタキシャル成長方法は、Si基板上に化合物 半導体成長初期層を成長し、その上に成長した第1の化 合物半導体エピタキシャル層を種々の条件によってアニ ールすることによって半導素子あるいは集積回路を形成 する最上層の化合物半導体エピタキシャル層の表面を平 坦化する条件を見出したものである。

【0048】Si基板上に化合物半導体成長初期層を堆 30 積した後、化合物半導体エピタキシャル層を成長する 際、或る範囲の反応管内圧力とV族原料ガス分圧の雰囲 気中でその成長温度まで昇温すると、化合物半導体成長 初期層の表面平坦性が改善されることは既に知られてい る。この実施例の化合物半導体へテロエピタキシャル成 長方法においては、Si基板上に化合物半導体成長初期 層を成長し、その上に成長した化合物半導体エピタキシ ャル層を所定の範囲の反応管内圧力とV族原料ガス分圧 の雰囲気中でアニールすることによって、さらにその上 に成長する化合物半導体エピタキシャル層の表面を平坦 化することを特徴とする。

【0049】発明者らは、種々の実験によって、この化 合物半導体成長初期層を成長した後にSi基板を昇温す る際の平坦性を改善する雰囲気の条件が、化合物半導体 成長初期層の上に成長した化合物半導体エピタキシャル 層をアニールする際にも有効であることを発見した。

【0050】図9は、第3実施例の化合物半導体ヘテロ エピタキシャル成長方法のアニール条件の説明図であ る。この図の横軸はV族原料ガス分圧、縦軸は反応管内 圧力を示している。この図の、反応管内圧力76下0 г るGaAsエピタキシャル層の状態の比較図で、(A) 50 r、V族原料ガス分圧O.35Torrの点Aと、反応

管内圧力760Torr、V族原料ガス分圧0.6To rrの点Bと、反応管内圧力760Torr、V族原料 ガス分圧 5.7Torrの点Cと、反応管内圧力76T orr、V族原料ガス分圧1.3Torrの点Dとで囲 まれる領域の条件下でSi基板上に成長した化合物半導 体成長初期層の上に成長した化合物半導体エピタキシャ ル層をアニールすると、さらにその上に形成する化合物 半導体エピタキシャル層の表面平坦性が大きく改善さ れ、半導体素子や集積回路を形成するのに適した化合物 半導体エピタキシャル層が得られる。

【0051】ここで、この実施例の化合物半導体へテロ エピタキシャル成長方法において、MOCVDによって Si基板の上にGaAsをエピタキシャル成長する実験 例を説明する。

【0052】 [第1の実験]

第1段階

反応管中にH₂ を12slm、AsH₃ を34sccm 導入し、反応管内圧力を76Torrとし、Si基板を 1000℃で10分間加熱して自然酸化膜を除去した。 内圧力もアニール工程以外では変わらない。また、Ga Asを成長する工程以外は反応管の内部に付着したGa Asが分解するのを防ぐためにAsH3を34sccm 導入した。

【0053】第2段階

Si基板の温度を400℃程度に降温し、As H3 を2 66sccm、トリメチルガリウム(trimethy lgallium TMG)を18sccm導入してG aAs低温成長層を10nm程度堆積させた。

【0054】第3段階

次に、Si基板を昇温し、この上に650℃でAsH3 を67sccm、TMGを2.5sccm導入して厚さ $0.5 \mu m$ の第1 m の3 a A s エピタキシャル層を成長した。

【0055】第4段階

第1のGaAsエピタキシャル層の成長を中断し、Si 基板を900℃まで昇温し15分間アニールを行った。 この際、反応管内圧力を76Torrとし、AsH3分 圧を0.1~1.6Torrの範囲、変化した。この反 A-Dで示されている。

【0056】第5段階

このあと、Si基板を再び降温し、650℃でAsH3 を67sccm、TMGを2. 5sccm導入して厚さ 2. 5 μ mの上層の第2のG a A s エピタキシャル層を

【0057】図10は アルシン分圧とGaAsエピタ キシャル層の表面平坦性の関係図(1)である。この図 の横軸はアルシン分圧、縦軸は第2のGaAsエピタキ シャル層の表面凹凸標準偏差を示している。そしてこの 50 表面凹凸標準偏差は、GaAsエピタキシャル層の表面 ___ を原子間力顕微鏡で観察して定量化しており、この数値 が小さいほど表面は平坦である。

12

【0058】Si基板上に成長したGaAs低温成長層 の上に成長した第1のGaAsエピタキシャル層をアニ ールしなかった場合の、最上層の第2のGaAsエピタ キシャル層を観察すると、この図に示されているよう に、RMSは4. Onmであった。RMSが4. Onm 以下となり、アニールによる表面平坦性の改善がみられ 10 るのは AsH3 分圧が0. 35~1. 3Torrの条 件であることがわかる。

【0059】 [第2の実験]

第1段階

反応管中にH2 を12slm、AsH3 を34sccm 導入し、反応管内圧力を76Torrとし、Si基板を 1000℃で10分間加熱して自然酸化膜を除去した。 以後の工程において、H2 の流量は変わらない。反応管 内圧力もアニール工程以外では変わらない。また、G a Asを成長する工程以外は反応管の内部に付着したGa 以後の工程において、 H_2 の流量は変わらない。反応管 20 Asが分解するのを防ぐためにAs H_3 を34sccm 導入した。

【0060】第2段階

Si基板の温度を400℃程度に降温し、AsH3 を2 66sccm、TMGを18sccm導入してGaAs 低温成長層を10nm程度堆積させた。

【0061】第3段階

次に、Si基板を昇温し、この上に650℃でAsH3 を67sccm、TMGを2.5sccm導入して厚さ 0. 5μmの第1のGaAsエピタキシャル層を成長し 30 た。

【0062】第4段階

第1のGaAsエピタキシャル層の成長を中断し、Si 基板を900℃まで昇温し15分間アニールを行った。 この際、反応管内圧力を760Torrとし、AsH3 分圧を0~10Torrの範囲で変化した。この反応管 内圧力とAsH3分圧の範囲は、図9において直線B-Cで示されている。

【0063】第5段階

このあと、Si基板を再び降温し、650℃でAsH3 応管内圧力と AsH_3 分圧の範囲は、図9において直線 40 を67sccm、TMGを2.5sccm導入して厚さ 2. 5μ mの上層の第2のG a A s エピタキシャル層を 成長した。

> 【0064】図11は、アルシン分圧とGaAsエピタ キシャル暦の表面平坦性の関係図(2)である。この図 の横軸はアルシン分圧、縦軸はGaAsエピタキシャル 層の表面凹凸標準偏差を示している。RMSが4.0n m以下となり、アニールによる表面平坦化の改善がみら れるのは、As H3 分圧が0. 6~5. 7 Torrの条 件であることがわかる。

【0065】 [第3の実験]

第1段階

反応管中にH₂ を12slm、AsH₃ を34sccm 導入し、反応管内圧力を76Torrとし、Si基板を 1000℃で10分間加熱して自然酸化膜を除去した。 以後の工程において、 H2 の流量は変わらない。 反応管 内圧力もアニール工程以外では変わらない。また、Ga Asを成長する工程以外は反応管の内部に付着したGa Asが分解するのを防ぐためにAsH3を34sccm 導入した。

【0066】第2段階

S i 基板の温度を400℃程度に降温し、A s H3 を2 66sccm、TMGを18sccm導入してGaAs 低温成長層を10nm程度堆積させた。

【0067】第3段階

次に、Si基板を昇温し、この上に650℃でAsH3 を67sccm、TMGを2.5sccm導入して厚さ 0. 5 μ m の 第 1 の G a A s エピタキシャル 層を成長し た。

【0068】第4段階

第1のGaAsエピタキシャル層の成長を中断し、Si 20 に低温化することができない。 基板を900℃まで昇温し15分間アニールを行った。 この際、AsH3流量を34sccmとし、反応管内圧 力を50~760Torrの範囲で変化した。このと き、AsH3 分圧は0. 14~2. 1Torrの範囲で あった。

【0069】第5段階

このあと、Si基板を再び降温し、650℃でAsH3 を67sccm、TMGを2.5sccm導入して厚さ 2. 5μ mの上層の第2のGaAs エピタキシャル層を 成長した。

【0070】図12は、反応管内圧力とGaAsエピタ キシャル層の表面平坦性の関係図である。この図の横軸 は反応管内圧力、縦軸はGaAsエピタキシャル層の表 面凹凸標準偏差を示している。RMSが4.0nm以下 となり、アニールによる表面平坦化の改善がみられるの は、反応管内圧力が220Torr以上の条件、AsH 3 分圧が0. 6 2以上の条件であることがわかる。これ は図9の領域ABCDに含まれる。

【0071】上記の実施例においては、GaAs低温成 長層、第1のGaAsエピタキシャル層、上層の第2の 40 GaAsエピタキシャル層を成長する際の管内圧力を7 6Torrとしたが、110Torr以下であれば上記 と同様の平坦な表面を有する上層の第2のGaAsエピ タキシャル層を得ることができた。この実施例において は、化合物半導体としてGaAs, AlAs, InA s, GaP, AlP, InPまたはこれらの混晶を用い ることができる。

【0072】(第4実施例)前記のように従来から、S i 基板の上に400~500℃程度の低温で化合物半導

の高温で所望の化合物半導体エピタキシャル層を成果す _-る2段階成長法、または、この化合物半導体低温成長層 の上にそれよりやや高い温度でバッファーとなる化合物 半導体層を成長し、その上にさらに高い温度で所望の化 合物半導体エピタキシャル層を成長する3段階成長法が 知られている。

14

【0073】ところが、前記の2段階成長法において は、化合物半導体低温成長層を成長した後に所望の化合 物半導体エピタキシャル成長層の成長温度まで昇温する 10 際、化合物半導体低温成長層の表面が荒れ、その上に成 長するエピタキシャル成長層の表面の平坦性が悪くなる という問題があった。

【0074】このように低温成長層の表面が荒れる前 に、通常の所望のエピタキシャル成長層の成長温度より も低温でバッファー層を成長する3段階成長法を用いる ことによってある程度の改善がみられる。しかし、この 際、Ga原料としてトリメチルガリウム(TMG)を用 いると、TMGの分解温度が高いため、化合物半導体低 温成長層の上に成長するバッファー層の成長温度を充分

【0075】この実施例のヘテロエピタキシャル成長方 法は、Gaの原料として、前記のトリメチルガリウム (TMG)より分解温度が低く、低温で成長することが できるトリエチルガリウム(TEG)を用いて化合物半 導体低温成長層の上に化合物半導体のバッファー層を成 長する点を特徴とする。

【0076】Ga原料としてTMGを用いる場合より低 温でパッファー層を成長することにより、化合物半導体 低温成長層を成長した後に目的とする化合物半導体エピ 30 タキシャル成長層を成長する温度まで昇温する際に生じ ていた低温成長層の表面の荒れを防ぐことができ、この 上に成長する目的とする化合物半導体エピタキシャル層 の表面の平坦性を改善することができる。また、バッフ ァー層を成長する際のG a の原料として成長速度の遅い トリエチルガリウム(TEG)を用い、化合物半導体低 温成長層や目的とする化合物半導体エピタキシャル層等 の他の層を成長する際には、成長速度の速いトリメチル ガリウム(TMG)を用いることによって工程全体が長 時間化するのを防ぐことができる。

【0077】この実施例においては MOCVDによっ てSi基板上にGaAsエピタキシャル層を成長するエ 程を説明する。

【0078】第1段階

反応管中にH2 を12slm、AsH3を34sccm の流量で導入し、反応管内圧力を76Torrとし、S i基板を1000℃に加熱して10分間維持して自然酸 化膜を除去する。以後の工程において、 H2 の流量は変 わらず、反応管内圧力はアニール工程以外では変わらな い。また、成長以外のときは反応管の内部に付着したG 体低温成長層を成長し、その上に600~750℃程度 50 aAsが分解するのを防ぐため、As H3 を34scc

m導入する。

【0079】第2段階

Si基板の温度を400℃程度に降温し、AsH3を266sccm、TMGを18sccm導入してGaAs低温成長層を10nm程度成長する。

【0080】第3段階

次に、Si基板を昇温し、次の条件でバッファー層を成 長する。

 A s H3 流量
 67 s c c m

 TMG流量
 2. 5 s c c m

 TEG流量
 2. 6 s c c m

バッファー層の成長温度(℃) およびGa原料

450℃ TEG 500℃ TEG 520°C TEG 550°C TMG, TEG 570°C TMG, TEG 600℃ TMG 650℃ TMG, TEG 膜圧 5000A

【0081】第4段階

Si基板の温度を650℃に昇温し、反応管内にAsH 3を67sccm、TMGを2.5sccmの流量で導 入して厚さ2.5μmのGaAsエピタキシャル層を成 長する。

【0082】図13は、第4実施例のGaAsエピタキシャル層の平坦性とバッファー層成長温度関係図で、

(A)はピット密度、(B)は平坦性を示している。この図13(A),(B)にみられるように、Ga原料としてTMGを用いた場合は、570℃以下でバッファー 30層を成長すると、急激に低温成長層表面のピット密度と平坦性の劣化する。しかし、Ga原料としてTEGを用いた場合は、570℃以下でバッファー層を成長しても500℃程度まではバッファー層の表面のピット密度と平坦性の劣化は生じない。

【0083】このように、GaAs低温成長層の表面荒れを抑制することによってより表面が平坦なGaAsエピタキシャル層が得られた。これらの実験結果から、成長温度は490℃から580℃程度が適当であることがわかる。この実施例における化合物半導体は、GaAs、AlAs、InAs、GaP、AlP、InPおよびこれらの混晶等とすることができる。

【0084】(第5実施例)従来から、Si基板等のIV族基板上にGaAs等の化合物半導体エピタキシャル層を形成する場合、IV族基板上にまず化合物半導体低温成長層を成長し、続いて成長した化合物半導体エピタキシャル層の表面の凹凸を研磨して平坦化した後に化合物半導体エピタキシャル層を成長して、この化合物半導体エピタキシャル層の表面を平坦化することが試みられていた。ところが、この方法によって表面の凹凸のいた。

16

【0085】この実施例のヘテロエピタキシャル成長方法は、Si基板等のIV族基板の上に化合物半導体工ピタキシャル層の表面の凹凸を研磨して平坦化した後に、後に10成長する化合物半導体エピタキシャル層を成長する温度よりも高い温度でアニールして積層欠陥を低減し、それによって化合物半導体エピタキシャル層の表面のピットを低減し、結晶性を改善することを特徴とする。この実施例のヘテロエピタキシャル成長方法によって、Si基板の上にGaAs層を成長する工程を説明する。

【0086】図14は 第5実施例のヘテロエピタキシャル成長方法の工程説明図で、(A)~(C)は各工程を示している。この図において、11はSi基板、12はGaAs低温成長層、13はGaAsエピタキシャル20層、14もGaAsエピタキシャル周である。この工程説明図によってこの実施例のヘテロエピタキシャル成長方法を説明する。

【0087】第1段階(図14(A)参照) Si基板11の上にMOCVD等の成長方法によって、 厚さ100AのGaAs低温成長層12を成長し、続い て厚さ3μmのGaAsエピタキシャル層13を成長する。

【0088】第2段階(図14(B)参照) GaAsエピタキシャル層13の凹凸を有する表面を約 1μm研磨して厚さ2μmの平坦なGaAsエピタキシャル層13を残す。

【0089】第3段階(図14 (C) 参照) 平坦化したGaAsエピタキシャル層13の上に、65 0℃で再度GaAsを成長してGaAsエピタキシャル 層14を形成する。

【0090】図15は、第5実施例のヘテロエビタキシャル成長方法によって成長したGaAs屬表面の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。図15(A)は、Si基板11の上にMOCVD等の成長方法によって、厚さ100AのGaAs低温成長暦12を成長し、続いて厚さ3μmのGaAsエピタキシャル暦13を成長し、その表面を約1μm研磨して平坦化した後に650℃でGaAsエピタキシャル層を成長した場合の表面を示しているが、表面上には多くのピットが存在していることがわがる。

マシャル層の表面の凹凸を研磨して平坦化した後に化合 【0091】図15(B)は、Si基板11の上にMO物半導体エピタキシャル層を成長して、この化合物半導 CVD等の成長方法によって、厚さ100AのGaAs体エピタキシャル層の表面を平坦化することが試みられ 低温成長層12を成長し、続いて厚さ3μmのGaAsていた。ところが、この方法によって表面の凹凸の少な 50 エピタキシャル層13を成長し、その表面を約1μm研

磨して平坦化した後に650℃でアニールを施し、その 後に650℃でGaAsエピタキシャル層を成長した場 合の表面を示しているが、アニールを加えることによっ てピットが消失していることがわかる。

【0092】また、この実施例のヘテロエピタキシャル 成長方法によるGaAs層のX線回折半値幅は170s e c であり、従来法(X線回折半値幅220sec)に 比べて結晶性が向上していることがわかった。この実施 例のヘテロエピタキシャル成長方法によると、前記のG a A s の他に化合物半導体一般についても同様の効果を 10 生じることかわかった。また、このGaAsエピタキシ ャル層13を研磨した後のアニール温度は、800℃以 上であると上記と同様の効果を生じることがわかった。 また、化合物半導体エピタキシャル層13を研磨した後 のアニールを、V族原料ガス雰囲気中で行うと、蒸気圧 の高いV族元素の蒸発を防ぐことができる。上記V族原 料ガスとしては、V族のハイドライド系ガス、ハライド 系ガスを用いることができ、また、有機物や固体**砒素薬** 気を用いることができる。

【0093】 (第6実施例) 従来、Si基板上にMOC 20 VDによってG a A s 等の化合物半導体エピタキシャル 層を成長する場合、(100) - [011] 2° off

Si基板を用いて二段成長法によって成長していた。 【0094】図16は、従来のアニール工程を有するG a A s ヘテロエピタキシャル成長方法の成長温度プロフ ァイル(1)である。この方法においては、Si基板を As H3 雰囲気中で通常1000℃程度で10分間プリ ベークし(イ)、400℃で厚さ100Aの成長核を形 成するためのGaAs低温成長層を成長し(ロ)、最後 に650℃で厚さ3.0μmの単結晶のGaAsエピタ 30 キシャル層を成長している(ハ)が、この成長方法で、 Si基板上のGaAs低温成長層の上に成長したGaA sエピタキシャル層は Si基板における [011] 方 向にストライプエッチした場合に逆メサになり、 [0] -1〕方向にストライプエッチした場合に順メサになる 位相を持っている。なお、上記の [01-1] の [-1] は通常は〔1〕の上にバーを付して表記する結晶方 位を示している。

【0095】 また、Si 払板をNH4 OH/H2 O2 溶 液で前処理した後、Si基板のプリベークを875℃以 40 下のAsH3 雰囲気で行うことによって、Si基板にお ける〔01-1〕方向にストライプエッチした場合に逆 メサに、〔011〕方向にストライプエッチした場合に 順メサになる位相をもつ単結晶のG a A s エピタキシャ ル層が得られる。そして、この結晶は、前記の通常のG aAs結晶に比較して結晶性や表面平坦性が良いことが わかっている。

【0096】この結晶方位の変化は、Si基板のプリベ ーク温度が1000℃の場合は、Si-Asの強いジン

合にはSi-Asの結合は無く、成長核形成時に第1層 _-目がGa原子層に置き換えられことに起因すると考えら

【0097】また、875℃以下でプリベーク心だ方子 が、GaAsの結晶性や表面平坦性において優れている 原因は、Si-Ga結合が弱いボンドである上、第2層 目のAs層との化学的ボンドが無いため、Si/GaA s の格子不整合が緩和されることにあると考えられる。 また、一般に、GaAs結晶成長中、あるいは成長後に アニール工程を導入すると、GaAs結晶中の欠陥を抑 制でき、表面平坦性を改善できることがわかっている。 【0098】図17は、従来のアニール工程を有するG aAsへテロエピタキシャル成長方法の成長温度プロフ ァイル(2)である。この方法においては、Si基板を As H3 雰囲気中で1000℃で10分間プリベークし (イ)、400℃で厚さ100Aの成長核を形成するた めのGaAs低温成長層を成長し(ロ)、500℃で厚 さ1. 5μmの単結晶のGaAsエピタキシャル層を成 長し(ハ)、900℃、10分間のアニールを行い

(二)、再び、500℃で厚さ1.5μmの単結晶のG a As エピタキシャル暦を成長している。この単結晶G a As層を成長する途中のアニールによって、欠陥を抑 制し、表面の平坦性を改善することができる。

【0099】図18は、従来のアニール工程を有するG a A s ヘテロエピタキシャル成長方法の成長温度プロフ ァイル(3)である。この方法においては、Si基板を A s H3 雰囲気中で1000℃で10分間プリベークし (イ)、400℃で厚さ100Åの成長核を形成するた めのGaAs低温成長層を成長し(ロ)、500℃で厚 さ1. 5μmの単結晶GaAsエピタキシャル層を成長 し(ハ)、900℃のアニールを3回繰り返すサーマル サイクルアニールを行い(二)、再び、500℃で厚さ 1. 5 μ mの単結晶のG a A s エピタキシャル層を成長 している。この単結晶のG a A s エピタキシャル層を成 長する途中のアニールによって、欠陥を抑制し、表面の 平坦性をさらに改善することができる。

【0100】ところが、Si基板をNH4 OH/H2 O 2 溶液で前処理した後、Si基板のプリベークを875 で以下のAsH3雰囲気中で行った場合、前記の従来の 技術と同様の温度でアニールやサーマルサイクルアニー ルを行うと、GaAs結晶が多結晶化し、Si基板上に 平坦性や結晶性のよいG a A s 単結晶層を得ることがで きず、この単結晶層の上に半導体素子を形成する上で障 害となる。この原因は 875℃以上でアニールを行う と極く初期に形成されるSi-Gaのボンドが切れ、S i-Asの強いジンクブレンド構造が形成されることに 起因するものと考えられる。

【0101】この実施例は、(100)から[011] 方向に傾斜させたSi基板上における化合物半導体エピ クブレンド結合ができるのに対して、875℃以下の場 50 タキシャル層の成長において、Si基板の加熱による酸 化膜除去をV族元素ガス雰囲気中で875℃以下で行う 工程を有し、さらに化合物半導体エピタキシャル層を成 長する途中、あるいは成長後のアニールを、Si基板の 自然酸化膜を除去する工程の温度以下で行い、Si基板 上に、従来技術によって形成したものに比較して平坦性 や結晶性が著しく改善されたGaAs層を得ることを特 徴とする。

【0102】以下、Si基板上に化合物半導体層を成長 する従来の方法とこの実施例の方法を対比して説明す **ٿ**.

①〔従来のSi基板上への化合物半導体層の成長方法〕

プリベーク工程(成長温度プロファイルは図16参照) (100) - [011] 2° off Si基板を用い、

管内圧力 76Torr

温度 1000℃、10分間

 H_2 12 s l m As H₃ 0.05slm

【0103】成县核形成唇形成工程

管内圧力 76Torr

温度

400℃

H₂

12slm

(15℃) H₂ バブリングガス100

sccm

0. 40 s l m As H3 成長レート 25A/分

100Å

【0104】GaAs単結晶層形成工程

管内圧力 76Torr

温度 650℃

H₂ 12 s l m

TMG (15℃) H₂ バブリングガス14s

ccm

0. 10 s l m As H3

成長レート 710人/分

3. 0 μ m

【0105】②〔従来のSi基板上への化合物半導体層 の成長方法)II

NH4 OH/H2 O2 ウェット処理を施したSi基板を 用いて、プリペーク工程を875℃、60分間、0、0 40 鏡)によって観察することによって得られた表面荒れの 5 s l mの条件で行う。これにより、GaAs on SiのGaAs結晶の位相が〔従来のSi基板上への化 合物半導体層の成長方法〕Iのものと比べて90°ずれ

*【0106】③ [従来のSi基板上への化合物半導体層 、 の成長方法】ⅠⅠⅠ

上記の〔従来のSi基板上への化合物半導体層の成長方 法] Iの工程において、GaAs層を1、5μm成長し た後、900℃のアニールを20分間行い、再びGaA s層を1. 5μm成長する(成長温度プロファイルは図 17参照)。

【0107】②〔従来のSi基板上への化合物半導体層 の成長方法〕IV

10 上記の〔従来のSi基板上への化合物半導体層の成長方 法】Iの工程において、GaAs層を1. 5μm成長し た後、サーマルサイクルアニールを300-900℃× 3回行い、再びGaAs層を1. 5μ m成長する。 (成 長温度プロファイルは図18参照)

【0108】⑤〔従来のSi基板上への化合物半導体層 の成長方法)V

上記の〔従来のSi基板上への化合物半導体層の成長方 法】IIにおいて、GaAs層を1.5μm成長した。 後、アニールを900℃20分間行い、再びGaAs層 20 を1.5μm成長する。

【0109】6 〔従来のSi基板上への化合物半導体層 の成長方法)VI

上記の〔従来のSi基板上への化合物半導体層の成長方 法】IIの工程において、GaAs層を1.5μm成長 した後、300-900℃の温度を3回かけるサーマル サイクルアニールを行い、再びGaAs層を1.5μm 成長させる。

【0110】⑦ [この実施例のSi基板上への化合物半 導体層の成長方法〕Ⅰ

30 上記の〔従来のSi基板上への化合物半導体層の成長方 法)Vにおいて、アニール温度を875℃にする。

【0111】图〔この実施例のSi基板上への化合物半 導体層の成長方法〕ⅠⅠ

上記の〔従来のSi基板上への化合物半導体層の成長方 法)VIにおいて、サーマルサイクルアニールの上限温 度を875℃にする。

【0112】上記の従来による成長法とこの実施例によ る成長法によって形成されたSi基板の上に形成された GaAsエピタシャル層の表面をAFM(原子間力顕微 標準偏差とX線二結晶回折(400)ピーク半値幅を以 下に示す。

[0113]

表面荒れの標準偏差 σ (nm)

3

2

4

3.90~4.10 3.30~3.50 3.40~3.60 3.20~3.40 10以上

10以上

本発明(7)

2.50~2.70 2.30~2.50

[0114]

4

21

X線二結晶回折(400)ピーク半値幅(")

3

従来の 2

(5)

6

240 ~250 220 ~230 200 ~220 180~190 300以上

本発明⑦

8

180 ~200

160 ~180

【0115】以上の結果から、この実施例のヘテロエピ タキシャル成長方法によりSi基板の上に形成したG a A s 層の結晶性と平坦性がかなり改善されていることが わかる。これにより、Si基板の上に形成したGaAs 層に形成されたHEMT, MESFETなどの諸特性や 10 歩留りが向上する。

【0116】なお、この実施例のヘテロエピタキシャル 成長方法において、Si基板を加熱して自然酸化膜をV 族元素含有雰囲気中で875℃以下の温度で行う理由 は、実験的に875℃以下のプリヒート温度によって初 めて良質な結晶のシングルドメイン化ができることに由 来する。また、GaAs単結晶層のアニール温度をこの プリヒート温度をより高くするとシングルドメインの状 態が崩れ、GaAs単結晶層が白濁してしまうことも実 験的にわかっている。

【0117】また、Si基板の前処理をHFで行っても プリヒート温度を低温化することは可能であるが、SI MSデータによると、HF処理をしたSi基板の上に形 成したGaAs層は欠陥が多く不安定な状態であった。 これに比較して、この実施例のようにアンモニア・過酸 化水素水によって処理した場合は長時間安定であった。 この実施例においては、MOCVD、MBE法、または これらと類似の結晶成長法を採用することができる。

【0118】また、V族原料ガスとしてハイドライド 系、ハライド系、有機物、および固体砒素蒸気を用いる 30 g ことができる。また、この実施例のヘテロエピタキシャ ル成長方法を、GaAs, AlAs, InAs, Ga P, AlP, InP等のIII-V族化合物半導体、あ るいはこれらの混晶に適用することができる。

【0119】 (第7実施例) この実施例は、Si基板の 上に成長したGaAs等の化合物半導体エピタキシャル 層の汚染を低減し、このGaAsエピタキシャル成長層 に形成する半導体素子の特性を向上する点を特徴とす

【0120】図15は、化合物半導体層のMOCVD成 40 長装置の構成説明図である。この図において、21はチ ャンバー、22はサセプター、23は5i基板、24は ゲートバルブ、25はガス導入管、26は排気ポンプ、 27は髙周波コイル、28は搬送装置である。従来の化 合物半導体層のMOCVD成長装置を用いてGaAsエ ピタキシャル層を成長する場合、石英製のチャンバー2 1のサセプター22の上にSi基板23をセットし、ガ ス導入管25からH2, AsH3, TMGを流量制御し て導入し、排気ポンプ26によって排気し、高周波コイ ル27によってSi基板23を500~700℃の範囲 50 キシャル基板表面を光学顕微鏡で観察して得られたゴミ

の所定の温度に昇温して、Si基板23の上にGaAs 層を成長する。なお、ゲートバルブ24を開閉し、搬送 装置28によってSi基板23を搬送するようになって

22

300以上

【0121】ところが、GaAs層を成長する過程でサ セプターおよびチャンバー内壁のSi基板23の上部に 堆積したGaAs成分が次のSi基板にGaAs層を成 長する過程で蒸発して成長するG a A s 層を汚染すると いう問題が生じた。そのため通常、GaAs層を成長す る前に、水素雰囲気中で800~1000℃程度の温度 で空焼きを行い、サセプター周辺部に堆積したGaAs を除去するなどの対策を講じている。

【0122】ところが、水素雰囲気中で空焼きを行って もGaAs成分は充分に蒸発せず、GaAs層の成長を 重ねるごとにGaAsの堆積物が大きくなってサセブタ ーおよびチャンバー内壁のSi基板上部に残留し、最終 的にはGaAs層を成長するSi基板上に落下してGa As層を汚染し、その層に半導体素子を形成する上で大 きな障害になることがわかった。この実施例のヘテロエ ピタキシャル成長方法は、前記の空焼きを、酸素を含む 雰囲気、例えば、アルゴンー酸素雰囲気中で行うことを 特徴とする。この実施例によると、セサブターおよびチ ヤンバー内壁のSi基板上部の残留GaAs成分は酸化 ガリウムとなって容易に蒸発し、GaAsエピタキシャ ル基板の汚染は著しく改善される。この実施例のヘテロ エピタキシャル成長方法において、GaAs層を成長す る場合を説明する。

【0123】図18に示されたMOCVD装置のサセブ ター22の上にSi基板23をセットしてGaAs層を 成長する。GaAs層の成長条件は下記の通りである。

管内圧力 650℃

76Torr

温度

12 s l m

H₂

TMG (15°C) 14 s c c m

A s H₃

0. 10 s l m

成長レート

710A/min

膜厚

3. 0 µ m

【0124】従来のGaAs層を成長する場合は、一回 GaAs層を成長するごとにアルゴンと水素の雰囲気中 で1000℃に加熱して1時間程アニールしていた。と ころが、この実施例では、水素の代わりにアルゴンー酸 素雰囲気を用いてアニールした。

【0125】従来の方法とこの実施例のヘテロエピタキ シャル成長方法を用いた場合の3インチGaAsエピタ

24

の数は次のとおりであるが、Si基板周辺部からの汚染 が減少したことがわかる。

従来のもの 200~300 (個/3インチ基板) 本発明のもの 30~40(個/3インチ基板) この実施例におけるGaAs層のエピタキシャル成長方 法は、MOCVD装置あるいはMBE装置を用いて行う ことができる。また、この実施例のエピタキシャル成長 方法は、GaAs, AlAs, InAs, GaP, Al P, InPおよびこれらの混晶の層にも同様に適用する ことができる。

[0126]

【発明の効果】以上説明したように、本発明によると、 ピットが少なく、かつ、表面平坦性がよく、キャリア濃 度が低い化合物半導体へテロエピタキシャル層を表面に 有する成長用基板を提供することができ、化合物半導体 を用いた高速半導体装置の実用化に寄与するところが大 きい。

【図面の簡単な説明】

【図1】第1実施例によって成長したGaAsヘテロエ ピタキシャル層の構成説明図である。

【図2】第1実施例のGaAsヘテロエピタキシャル成 長方法の成長温度プロファイルである。

【図3】従来と第1実施例の成長方法によるGaAsエ ビタキシャル層の表面の顕微鏡写真で(A)は従来のM OCVDによって成長した場合の、(B)は第1実施例 成長方法によって成長した場合の表面を示している。

【図4】従来と第1実施例の成長方法によるGaAsエ ピタキシャル層の表面のピット数の比較図である。

【図5】従来と第1実施例の成長方法によるGaAsエ ピタキシャル層の表面の平坦性の比較図である。

【図6】第1実施例の成長方法によるGaAsエピタキ シャル層の成長温度とピット数の関係図である。

【図7】第2実施例のGaAsヘテロエピタキシャル成 長方法の成長温度プロファイルである。

【図8】従来と第2実施例の成長方法によるGaAsエ ヒタキシャル層の状態の比較図で、(A)は表面粗さ、

(B) はピット密度を示している。

【図9】第3実施例の化合物半導体へテロエピタキシャ ル成長方法のアニール条件の説明図である。

【図10】第3:実施例のアルシン分圧とGaAsエピタ 40 26 排気ポンプ キシャル層の表面平坦性の関係図(1)である。

【図11】第3実施例のアルシン分圧とGaAsエピタ キシャル層の表面平坦性の関係図(2)である。

【図12】反応管内圧力とGaAsニピタキシャル層の —— 表面平坦性の関係図である。

【図13】第4 実施例のG a A s エピタキシャル層の平 坦性とバッファー層成長温度関係図で、(A)はビット 密度、(B)は平坦性を示している。

【図14】第5実施例のヘテロエピタキシャル成長方法 の工程説明図で、(A)~(C)は各工程を示してい

【図15】第5実施例のヘテロエピタキシャル成長方法 10 によって成長したG a A s 層表面の原子間力顕微鏡写真 であり、(A)は従来の成長方法で成長した場合、

(B) はこの実施例の成長方法で成長した場合を示して

【図16】従来のアニール工程を有するGaAsヘテロ エピタキシャル成長方法の成長温度プロファイル (1) である。

【図17】従来のアニール工程を有するGaAsヘテロ エピタキシャル成長方法の成長温度プロファイル (2) である。

20 【図18】従来のアニール工程を有するGaAsヘテロ エピタキシャル成長方法の成長温度プロファイル (3)

【図19】化合物半導体層のMOCVD成長装置の構成 説明図である。

【符号の説明】

- 1 S i 基板
- 2 化合物半導体低温成長層
- 3 第1の化合物半導体エピタキシャル層
- 4 第2の化合物半導体エピタキシャル層
- 30 5 第3の化合物半導体エピタキシャル層
 - 11 Si基板
 - 12 GaAs低温成長層
 - 13 GaAsエピタキシャル層
 - 14 GaAsエピタキシャル層
 - 21 チャンバー
 - 22 サセプター
 - 23 Si基板
 - 24 ゲートバルブ
 - 25 ガス導入管

 - 27 髙周波コイル
 - 2.8 搬送装置

【図1】

[図3]


第1 実施例によって成長した GaAsヘテロエピタキシャル層の構成説明図

- 5 第3の化合物半導体エピタキシャル層 4 第2の化合物半導体エピタキシャル層 3 第1の化合物半導体エピタキシャル層 2 化合物半導体低温成長層 Si基板
- (C) ... continuent in the contract of the cont 2 7 - TE


[図2]

[図5]

第1実施例のGaAsヘテロエピタキシャル 成長万法の成長温度プロファイル




位来と第1実施例の成長方法による GBASエピタキシャル層の 表面の平坦性の比較図



【図6】


従来と第1実施例の成長方法による GaAsエピタキシャル層の 表面のピット数の比較図




a:二級需求長(広長速度650°C) b:二段時末長(広長速度700°C) c:20時末長

[図7]

第 2 実施例のG&A S ヘテロエピタキシャル 成長方法の成長温度プロファイル




第1実施例の威畏方法による GBASエピタキシャル港の 成長温度とピット数の関係図



[図8]


従来と第2実施例の成長方法による GaAsエピタキシャル層の状態の比較区




【図9】

[図10]


第3実施例の化合物半導体 ヘテコエピタキシャル成長方法の アニール条件の説明図



[図12]




第3実施例のアルシン分正と GaAsエピタキシャル層の 表面平坦性の関係図(1)




[図16]

従来のアニール工程を有する GaAsヘテロエピタキシャル **以長方法の成長温度プロファイル(1)**





【図13】

第3実施例のアルシン分正と G a A s エピタキシャル層の 表面平坦性の関係図(2)



第4天班例のGaAsエピタキシャル層の 平上性とパッファー層成長温度英模図







· ..


【図14】


[図15]

第5実施例のヘテロエピタキシャル 成長方法の工程説明図











【図17】

[図18]

従来のアニール工程を有する GaAsヘテにエピタキシャル 以長万法の成長温度プロファイル(2)




従来のアニール工権を有する GaAsヘテロエピタキシャル 成長方法の成長温度プロファイル(3)



[図19]

化合物半導体層のMOCVD成長装置の構成説明図



【手続補正書】

【提出日】平成5年7月14日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図3

【補正方法】変更

【補正内容】

【図3】従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の結晶構造の顕微鏡写真で、

- (A) は従来のMOCVDによって成長した場合、
- (B)は<u>この</u>実施例の成長方法によって成長した場合の 表面を示している。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】図15

【補正方法】変更

【補正内容】

【図15】第5実施例のヘテロエピタキシャル成長方法によって成長したGaAs層表面の結晶構造の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。


【手続補正3】

【補正対象書類名】図面

【補正対象項目名】図3

【補正方法】変更

* 【補正内容】 【図3】



【手続補正書】

【提出日】平成5年7月15日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】図3は、従来と第1実施例の成長方法によるGaAsエピタキシャル層の表面の結晶構造の顕微鏡写真で、(A)は従来のMOCVDによって成長した場合、(B)はこの実施例の成長方法によって成長した場合の表面を示している。これらの写真は、原子間力顕微鏡(AFM)写真である。図3(A)は従来のMOCVDによって成長したGaAs層の表面を示し、20個のピットが観察される。また、図3(B)は、この実施例の成長方法によるGaAs層の表面を示し、僅かに4個のピットが観察されるだけである。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0090

【補正方法】変更

【補正内容】

【0090】図15は、第5実施例の従来のヘテロエピタキシャル成長方法によって成長したGaAs層の表面の結晶構造の原子間力顕微鏡写真であり、(A)は従来の成長方法で成長した場合、(B)はこの実施例の成長方法で成長した場合を示している。図15(A)は、Si基板11の上にMOCVD等の成長方法によって、厚さ100AのGaAs低温成長層12を成長し、続いて厚さ3μmのGaAsエピタキシャル層13を成長し、その表面を約1μm研磨して平坦化した後に650℃でGaAsエピタキシャル層を成長した場合の表面を示しているが、表面上には多くのピットが存在していることがわかる。

フロントページの続き

(72)発明者 恵下 隆

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内